小编点评

问题概述：本文档主要描述了一个KU040 FPGA板子在连接JTAG后无法被XILINX FPGA识别的问题，并通过一系列检查方法（包括电源测试、外观检查和原理图研究）来确定问题所在并给出解决方案。 1. 电源测试点正常 1.1 检查电源测试点是否正常工作。 2. 外观检查 2.1 检查贴片是否有漏焊，设计上标记为NC的部件不需要检查。 2.2 确认所有JTAG接线和贴片无异常。 3. 原理图研究 3.1 阅读XILINX官方文档，了解CFGBVS引脚的功能和操作电压。 3.2 发现CFGBVS在原理图中标注为接地，但根据XILINX手册，该引脚应连接到3.3V或2.5V以确定I/O电压支持。 3.3 确认CFGBVS引脚已正确连接到VCCO_0供应器，且未连接到GND。 4. 解决方案 4.1 将CFGBVS引脚从GND重新连接到3.3V，以使其能够正常工作。 4.2 如果无法直接连接至3.3V，可以考虑在原理图中增加一个0欧姆电阻来临时应对，等后续修复。 结论：经过一系列检查与排除，最终确定问题是CFGBVS引脚接地设置错误。将CFGBVS引脚正确连接到3.3V供电即可解决此问题。

正文

说明

新设计了1个KU040 FPGA板子，回来之后接上JTAG FPGA不识别。做如下检查：

1、电源测试点均正常；

2、查看贴片是否有漏焊，检查无异常，设计上NC的才NC；

3、反复检查JTAG接线是否异常，贴片是否异常；

上述检查均无问题，开始查看原理图，逐个对照XILINX手册进行研究。

其中发现 CFGBVS 在设计图中接了地，对照XILINX 手册 https://www.amd.com/content/dam/xilinx/support/documents/user_guides/ug570-ultrascale-configuration.pdf

In the Kintex UltraScale and Virtex UltraScale FPGAs, the configuration banks voltage select
(CFGBVS) pin must be set to High or Low to determine the I/O voltage support for the pins
in bank 0, and for the multi-function pins in bank 65 when they are used during
configuration. The CFGBVS is a logic input pin referenced between VCCO_0 and GND. When
the CFGBVS pin is connected to the VCCO_0 supply of 3.3V or 2.5V, the configuration I/O
support operation at 3.3V or 2.5V. When the CFGBVS pin is connected to GND, the
configuration I/O support operation at 1.8V or 1.5V. There is no CFGBVS pin in the Artix
UltraScale+, Kintex UltraScale+, and Virtex UltraScale+ FPGAs because their configuration
I/O only support operation at 1.8V or 1.5V. 

Configuration is not supported below the minimum recommended operating voltage for
1.5V as specified in the data sheet. The CFGBVS pin setting determines the I/O voltage
support for bank 0 at all times, before, during, and after configuration. CFGBVS similarly
controls the voltage tolerance on bank 65, but only during configuration.

也就是说，这里原理图 CFGBVS 接地肯定是不对的，必须拉高到3.3V，还好留了1个0欧姆电阻在这里 还可以飞线补救一下。